Đề tài vi điều khiển RISC-V tiết kiệm năng lượng của Nguyễn Đoàn Hoàng Phúc vượt qua 67 bài dự thi đoạt giải nhất tại cuộc thi thiết kế vi mạch tại TP HCM.

Lễ trao giải Cuộc thi Thiết kế vi mạch cho đô thị thông minh lần hai, diễn ra ngày 17/5 ở TP HCM. Cuộc thi do Ban quản lý Khu công nghệ cao TP HCM (SHTP), Thành Đoàn TP HCM, Sở Khoa học và Công nghệ TP HCM, Đại học Quốc gia TP HCM, Trung tâm Đổi mới sáng tạo Quốc gia (NIC), Trung tâm nghiên cứu, đào tạo thiết kế vi mạch và trí tuệ nhân tạo Đà Nẵng (DSAC) tổ chức.

Trong năm thứ hai tổ chức, cuộc thi tiếp nhận 68 dự án từ 27 trường đại học, học viện và trung tâm nghiên cứu với sự tham gia của gần 300 thí sinh, tăng 71% so với mùa đầu. Đề tài "Thiết kế vi điều khiển RISC-V tích hợp mã hóa cứng hướng đến tiết kiệm năng lượng" của Nguyễn Đoàn Hoàng Phúc, thuộc Trường Đại học Công nghệ Thông tin - Đại học Quốc gia TP HCM, đã giành chiến thắng.

Nguyễn Đoàn Hoàng Phúc (trái) và thầy hướng dẫn Tạ Trí Đức. Ảnh: Bảo Lâm

Đề tài của Hoàng Phúc được hội đồng giám khảo đánh giá cao nhất khi ứng dụng kiến trúc chip nguồn mở RISC-V để thiết kế hệ thống vi điều khiển tiết kiệm năng lượng, giúp kết nối các cảm biến để điều khiển môi trường, có thể ứng dụng trong điều khiển đèn đường, đèn tự động. Thiết kế đã hoàn thành 80%, chuẩn bị vào giai đoạn thử nghiệm và có thể tính đến thương mại hóa. Đây cũng là dự án hiếm hoi có một thành viên, trong khi các đội khác có nhiều hơn hai thí sinh.

"RISC-V là kiến trúc mở, dễ tiếp cận, có tính ứng dụng cao và đang là xu hướng trên thế giới. Tuy nhiên, quá trình thiết kế chip nhiều bước, trong khi kiến thức của tôi còn thiếu khá nhiều nên thời gian tìm hiểu lâu", Hoàng Phúc nói. "Việc nghiên cứu khả năng tiết kiệm năng lượng trên chip RISC-V cũng hạn chế hơn, đòi hỏi phải tìm hiểu từ trên Internet, thầy hướng dẫn, các thầy cô và nguồn tài liệu khác".

Thạc sĩ Tạ Trí Đức, thầy hướng dẫn dự án của Hoàng Phúc, cho biết ngoài vấn đề tài liệu, quá trình phát triển chip gặp một số khó khăn về thực hành do trong nước không có cơ sở để tạo chip. Bản thiết kế chip phát triển trong 6 tháng, dự định sản xuất trên tiến trình 45 nm, nhưng có thể phải dùng tiến trình thấp hơn trước tiên, như 65 nm hay thậm chí 180 nm, sau đó nghiên cứu dần. Việc tạo chip cũng không dễ dàng vì phải gửi bản thiết kế ra nước ngoài và dự kiến đợi hàng tháng để nhận bản thử nghiệm.

"Dù chỉ một mình, Phúc có tinh thần làm việc nhóm rất cao, luôn tìm tòi cái mới để tối ưu và tinh thần không bỏ cuộc", ThS Đức chia sẻ. "Phúc từng tham dự cuộc thi năm ngoái và không đoạt giải. Sự quyết tâm giúp bạn ấy chiến thắng lần này".

RISC-V là kiến trúc tập lệnh (ISA) sử dụng trong thiết kế bộ xử lý. Công nghệ chip nguồn mở này ra đời tại Đại học California năm 2010, nhưng hầu hết sự đóng góp đến từ toàn cầu dưới dạng phi lợi nhuận, không chịu sự ràng buộc bởi bất kỳ quốc gia nào. Là nguồn mở, RISC-V được đánh giá có thể cạnh tranh với công nghệ độc quyền từ Arm Holdings, công ty thiết kế phần mềm và bán dẫn đứng sau kiến trúc ARM có trên hầu hết thiết bị số hiện nay, từ smartphone đến chip AI. Chuẩn này phổ biến từ năm 2015 khi toàn bộ chi tiết công nghệ được cung cấp miễn phí cho các nhà phát triển, dưới sự giám sát của tổ chức phi lợi nhuận có trụ sở tại Thụy Sĩ. Sự chú ý đến RISC-V ngày càng lớn khi Cơ quan Dự án Nghiên cứu Quốc phòng Tiên tiến (DARPA) của Lầu Năm Góc tham gia tài trợ. Những người sáng tạo so sánh nó với Ethernet, USB và thậm chí Internet - những thứ được cung cấp miễn phí và thu hút sự đóng góp từ khắp thế giới, giúp việc chế tạo bán dẫn nhanh và rẻ hơn.

Trong khi đó, giải nhì được trao cho đề tài "Digital camera ASIC" của nhóm 3 sinh viên từ Trường Đại học Bách Khoa - Đại học Quốc gia TP HCM. Hai giải ba thuộc về đề tài "Thiết kế IP mã hóa/giải mã AES-128 trên ASICs" của nhóm ba sinh viên Trường Đại học Bách khoa - Đại học Đà Nẵng; và "Bộ chuyển đổi Buck DC-DC đáp ứng kịp thời với dải tải rộng" của nhóm 5 sinh viên Đại học Công nghiệp Hà Nội.

"Cuộc thi lần hai đã có bước tiến rõ rệt cả về chiều sâu học thuật lẫn tính thực tiễn của các đề tài", PGS. TS Lê Quốc Cường, Phó trưởng Ban quản lý Khu công nghệ cao TP HCM (SHTP), đánh giá.

Theo ông Cường, nhiều đề tài vượt khỏi khuôn khổ kỹ thuật thiết kế vi mạch cũ để tiếp cận các lĩnh vực thiết kế vi mạch có tính liên ngành và tính hệ thống như tích hợp bộ tăng tốc AI, mã hóa phần cứng, công nghệ lượng tử, công nghệ sinh học, năng lượng tái tạo, giao thông thông minh, y tế và chuyển đổi số.

"Điều này cho thấy các thí sinh không chỉ nắm vững kiến thức chuyên môn mà còn có tư duy đổi mới, bắt kịp xu hướng công nghệ toàn cầu", ông Cường cho hay. "Nhiều thiết kế đạt mức độ hoàn thiện 60-90%, sẵn sàng bước vào giai đoạn thử nghiệm và thương mại hóa, là tín hiệu rất tích cực cho thấy tiềm năng phát triển của lực lượng kỹ sư thiết kế vi mạch trẻ tại Việt Nam".

Trong lần tiếp theo, cuộc thi dự kiến bổ sung các vòng đấu riêng theo từng khu vực ở Hà Nội, Đà Nẵng và TP HCM trước vòng chung kết, cũng như có thêm vòng thi dành riêng cho lứa tuổi học sinh. Ban tổ chức cũng đang lên kế hoạch cho vòng thi startup nhằm thu hút nhà đầu tư thiên thần.

Nguồn: vnexpress.net